- Svježe

SPATRAN6 minimum jezgro odbor 1, FPGA glavni čip : XC6
SLX16-2
C, i malu količinu SLX9, SLX25 pošiljke; 2, SDRAM čip : HY57
V561620 16
M*16
BIT=256
MBits; 3, USB interfejs čip : CY7
C68013; 4, 68 GPIO, 2, 54mm prostor, može biti upotrebljeno kao razlika par; 5, sadrže i preuzimač, 10
PIN JTAG, 2.54 mm; ' 6. Oblik je 34*64mm.